


A digitális elektronika alapjai



8. Sorrendi logikai áramkörök – 2. rész


Felhasznált és ajánlott irodalom

- Gulyás Dénes: [Számítógép architektúrák](#) (*interaktív jegyzet*)
- Mike Gábor: [A digitális elektronika alapjai](#) (*jegyzet és videók*)
- Zalotay Péter: [Digitális technika](#)
- Végh János: [Ismerkedés a digitális elektronikával](#)
- Mészáros Miklós: [Logikai algebra alapjai, logikai függvények I.](#)
- Mingesz Róbert: [Digitális technikai tananyagok](#)
- F-alpha.net: [Digital Electronics](#)
- Electronics Tutorials: [Logic Gates](#), [Combinational logic](#), [Sequential logic](#)
- M. Morris Mano and Michael D. Ciletti: [Digital Design](#)
- Simon Fraser University: [CMPT-150: Introduction to Computer Design](#)





Logikai áramkör szimulátorok

- LogiSim szimulátor: www.cburch.com/logisim/
- Falstad.com: [Circuit simulator](#)
- CircuitVerse: [Simulator](#)
- University of Genoa: [Deeds Simulator](#)
- Gatecat: [Breadboard Simulator v1.0](#)
- Logic.ly: [Logic.ly Simulator \(online demo\)](#)



Emlékeztető: sorrendi logikai áramkörök


- A sorrendi (szekvenciális) logikai áramkörök tárolóelemeket és visszacsatolást is tartalmaznak, ezért csak a bemeneti, a kimeneti és a közbenső állapotok időbeli sorrendjével jellemezhetők
- A sorrendi logikai áramkörök építőelemei a **bistabil billenőkörök**
- Működésük szerint lehetnek: aszinkron, szinkron vagy impulzusvezérelt módúak, illetve ciklikus, vagy nem ciklikus működésűek




Szinkron áramköröknél egy szinkronizáló órajelre is szükségünk van az áramkör vezérléséhez.

Emlékeztető: bistabil billenőkörök


- A bistabil billenőkörök közül eddig az **S-R** tárolóval és a **D** tárolóval ismerkedtünk




S-R tároló



S-R tároló – két inverterrel





transzparens D tároló



Élvezérelt D tároló és sematikus rajzele



A beállítható élvezérelt D tároló

- A D tárolók gyakorlati megvalósítása többnyire SET és RESET kivezetéssel is rendelkezik. Ilyen a CD4013 IC vagy a [Logicly](#) áramkör szimulátor élvezérelt D tároló „alkatrésze” is
- Ez utóbbi rajzjele és kapcsolása így néz ki:




Csak haladóknak!

- A CMOS IC-k élvezérelt tárolói az előző előadásban bemutatott két inverterből kialakított tárolóra emlékeztetnek, melyek vezérlését ellenütemben vezérelt FET-es kapcsolók végzik.
- Az alábbi ábrán a **74HC74** IC egyik D-tároló modulja látható (ebből az IC kettőt tartalmaz). Hasonló felépítésű a **4013** CMOS IC is.
- Az ábrán szereplő **TG** kapuk (*Transmission Gate*) párhuzamosan kapcsolt P- és N-csatornás FET-ből állnak, amelyek nyitott állapotban átvezetnek, különben lezárnak



Élvezérelt D tároló modellezése


- A **Transmission Gate** kapcsolók modellezése a **Logicly** programban egy kicsit komplikált: a FET-es kapcsolókat **tri-state** (három állapotú) kapukkal helyettesíthetjük, de ezek kimeneteinek összekötése csak felhúzásokkal és **ÉS** kapukkal kivitelezhető



A J-K tároló

- A **J-K** tároló az **S-R** tároló kellemetlen tulajdonságát a kimenő jelek visszacsatolásával és kapuzásra történő felhasználásával küszöböli ki
- Ez a megoldás sem tökéletes, mert ha az órajel nem tükyszerű, a megváltozó kimenet visszahat a bemenetre és oszcillációhoz vezethet. Ezen vagy a **Master-Slave** (kétfokozatú) **J-K** tároló segíthet, vagy pedig az élvezérelt D tárolónál látott megoldásokhoz kell folyamodni

JK Flip-Flop			
J	K	Q(t + 1)	
0	0	Q(t)	nincs változás
0	1	0	törlés (Reset)
1	0	1	beállítás (Set)
1	1	Q'(t)	komplementálás



A **J** és **K** bemenet elnevezése nem rövidítés, hanem valószínűleg a feltaláló, **Jack Kilby** nevének kezdőbetűi


A J-K tároló „igazságtáblázata”

	Clock	Input		Output		Description	
	Clk	J	K	Q	\bar{Q}		
same as for the SR Latch	X	0	0	1	0	Memory no change	
	X	0	0	0	1		
	$\bar{\downarrow}$	0	1	1	0	Reset Q » 0	
	X	0	1	0	1		
	$\bar{\downarrow}$	1	0	0	1	Set Q » 1	
	X	1	0	1	0		
	toggle action	$\bar{\downarrow}$	1	1	0	1	Toggle
		$\bar{\downarrow}$	1	1	1	0	

Forrás: https://www.electronics-tutorials.ws/sequential/seq_2.html


Mester-szolga J-K tároló

- A **Master-Slave** kialakítás elve az, hogy az órajel felfutó élén egy előkészítő tárolóba, a lefutó élénél pedig a kimeneti tárolóba íródik be az adat




Csak haladóknak!

- A **CD4027 J-K tároló** egyik egységének belső felépítése
Vegyük észre, hogy a **J-K bemenő jelek** kapuzása után ugyanazt az élvezérelt **D-tárolót** találjuk, mint a **CD4013-as IC-nél**!




Beállítható, élvezérelt J-K tároló




CD4027 – dual J-K flip-flop

- A 4027 CMOS IC két J-K flip-flopot tartalmaz, SET és RESET kivezetésekkel, amelyek itt magas szintre aktívak

CD4027
pin diagram




Funkcionális diagram




CD4027B: J-K flip-flop próba

- A **SET** és **RESET** bemeneteket alacsony szintre kell húzni!
- A **Clk**, **J** és **K** nyomógombok elengedve földre húznak, lenyomva pedig magas szintre húznak




J-K flip-flop próba

- Egy másik elrendezést találunk, külön nyomógombokkal kivitelezve, az [f-alpha.net](http://www.f-alpha.net) oldalon




T tároló

- A **Toggle Flip-flop** (T tároló) egy további bistabil szekvenciális logikai áramkör, amely az előző **JK** flip-flop áramkör köré épül. A „toggle” (váltó) flip-flopok alapvető digitális elemként egy bit információ tárolására, kettővel osztóként vagy számlálóként használhatók
- A váltó flip-flopok egyetlen bemenettel és egy vagy két (Q és Q') kimenettel rendelkeznek, amelyek állapotot váltanak a bemeneti órajel vagy impulzus pozitív élén (felfutó él), amikor a **T** bemenet magas szinten (logikai '1') áll
- A T-típusú flip-flopok nem kaphatók a kereskedelemben TTL vagy CMOS logikai IC-ként, de könnyen összeállíthatók egy alap **J-K** flip-flop J és K bemeneteinek összekötésével, vagy egy **D** tárolóból és egy **XOR** kapuból



T tároló, D tárolóból kialakítva

- Ha $T = 1$, akkor az XOR kapu másik ága inverterként működik



T tároló, J-K tárolóból kialakítva


- Ha $J = 1$ és $K = 1$, minden órajelre állapotváltást eredményez

A 4000-es sorozat tipikus tagjai


4001	CMOS Quad 2-Input NOR Gate
4011	CMOS Quad 2-Input NAND Gate
4013	CMOS Dual D-Type Flip Flop
4017	CMOS Decade Counter with 10 Decoded Outputs
4021	CMOS 8-Stage Static Shift Register
4022	CMOS Octal Counter with 8 Decoded Outputs
4023	CMOS Triple 3-Input NAND Gate
4025	CMOS Triple 3-Input NOR Gate
4026	CMOS Decade Counter/Divider with Decoded 7-Segment Display Outputs and Display Enable
4027	CMOS Dual J-K Master-Slave Flip-Flop
4028	CMOS BCD-to-Decimal or Binary-to-Octal Decoders/Drivers
4043	CMOS Quad NOR R/S Latch with 3-State Outputs
4046	CMOS Micropower Phase-Locked Loop
4049	CMOS Hex Inverting Buffer/Converter
4050	CMOS Hex Non-Inverting Buffer/Converter
4051	CMOS Single 8-Channel Analog Multiplexer/Demultiplexer with Logic-Level Conversion
4052	CMOS Differential 4-Channel Analog Multiplexer/Demultiplexer with Logic-Level Conversion
4053	CMOS Triple 2-Channel Analog Multiplexer/Demultiplexer with Logic-Level Conversion
4060	CMOS 14-Stage Ripple-Carry Binary Counter/Divider and Oscillator
4066	CMOS Quad Bilateral Switch
4069	CMOS Hex Inverter
4070	CMOS Quad Exclusive-OR Gate
4071	CMOS Quad 2-Input OR Gate
4072	CMOS Dual 4-Input OR Gate
4073	CMOS Triple 3-Input AND Gate
4075	CMOS Triple 3-Input OR Gate
4081	CMOS Quad 2-Input AND Gate
4082	CMOS Dual 4-Input AND Gate
4093	CMOS Quad 2-Input NAND Schmitt Triggers
4094	CMOS 8-Stage Shift-and-Store Bus Register

A 4000-es sorozat tipikus tagjai


4001 Quad 2-Input NOR Gate




4011 Quad 2-input NAND



4025 Triple 3-Input NOR Gate




4023 Triple 3-Input NAND Gate



A 4000-es sorozat tipikus tagjai





4049

Hex Inverting Buffer/Converter



4050

Hex Non-Inverting Buffer/Converter



A 4000-es sorozat tipikus tagjai

